台積電展示CoWoS封裝技術路線圖,為下一代小芯片架構和HBM3做準備

台積電(TSMC)的CoWoS(Chip-on-Wafer-on-Substrate)是一項2.5D封裝技術,可以將多個小芯片封裝到一個基板上,最早發佈於2012年。這項技術有許多優點,但主要優勢是節約空間、增強芯片之間的互聯性和降低功耗。AMD曾在Fury和Vega系列顯卡上,就是通過CoWoS封裝將GPU和HBM顯存封裝在一起,後來英偉達在GP100和GV100這樣的計算卡上,也開始使用了這項技術。

經過多年的發展,已經成長為半導體業巨頭的台積電,在部署先進芯片封裝技術方面也有了快速發展。在十年的時間裏,CoWoS封裝已經經過了五代的發展,目前採用CoWoS封裝的產品分佈在消費領域和服務器領域。據Wccftech 報道 ,台積電將會在今年晚些時候正式推出第五代CoWoS封裝解決方案,其晶體管數量將是第三代CoWoS封裝的二十倍。

第五代CoWoS封裝將會增加三倍的中介層面積,八個HBM2E堆棧使其容量達到128GB,還會有全新的硅通孔(TSV)解決方案等。採用該解決方案的產品也會很快看到,就是AMD即將推出的CDNA 2架構產品,代號Aldebaran的Instinct MI200計算卡。

這也是AMD第一款採用MCM(Multi-Chip-Module)多芯片封裝的產品,擁有16384個流處理器,配置128GB的HBM2E顯存。Instinct MI200計算卡計劃在2022年內推出,接下來可以期待英偉達採用CoWoS封裝的產品了。

台積電目前還在開發第六代CoWoS封裝解決方案,以集成更多的小芯片和DRAM芯片,仍未確定最終方案,預計可以在同一封裝內容納兩個計算芯片和八個或以上的HBM3 DRAM芯片,可能會在2023年推出。台積電還會提供新的散熱解決方案,應用新材料使熱阻降低至此前的0.15倍,會更有利於散熱。