近年來，台積電（TSMC）除了積極投資先進製程節點外，還加大了在封裝技術方面的投入力度，以滿足新一代人工智能（AI）和高性能計算（HPC）芯片的需求。其中台積電正在準備新一代CoPoS（Chip-on-Panel-on-Substrate）封裝技術，簡單來説就是將中介層“面板化”，將傳統的圓形晶圓替換為矩形基板，可以減少邊緣浪費的面積，容納更多小芯片。

據Wccftech 報道 ，台積電正加速CoPoS封裝開發，加快生態系統建設。為了超越CoWoS現有的物理極限，玻璃基板是否能提升量產的良品率是一個關鍵因素。台積電希望藉助玻璃基板和CoPoS技術，讓自己在先進封裝領域繼續保持領先。

標準CoWoS晶圓尺寸約為300mm，而CoPoS晶圓可以達到最大750 × 620 mm，另外台積電還提供了515 × 510 mm和310 × 310 mm兩種尺寸。這麼做不但允許封裝更大的計算芯片，而且基板設計從圓形改為矩形後，晶圓的利用率從不到70%提高至90%以上，單位面積成本可降低20%至30%。

目前台積電已經建好了CoPoS試點生產線，計劃2027奶奶開始試產，預計2028年下半年進入量產階段，封裝尺寸超過了9.5個光罩尺寸。玻璃基板的引入時間會晚一些，大概2030年前後到來。

有消息稱，AMD將成為台積電及其FOWLP（扇出晶圓級封裝）技術和1.4nm工藝的主要客户，將用於Zen 7產品線。