三星在3nm工藝上引入了全新的GAAFET全環繞柵極晶體管架構，目前已成功量產。按照三星公佈的半導體工藝路線圖，其計劃在2025年開始大規模量產2nm工藝，而更為先進的1.4nm工藝預計會在2027年量產。

據The Elec 報道 ，三星計劃使用一種成為“BSPDN（背面供電網絡）”的技術，用於2nm芯片上。三星的研究員Park Byung-jae在SEDEX 2022上，就介紹了BSPDN的相關情況，表示技術從過去的高k金屬柵極工藝到FinFET，接着邁向MBCFET，然後到BSPDN。相信不少人對FinFET都非常熟悉，過去被稱為3D晶體管，是10nm級工藝的關鍵技術，而目前三星已轉向GAAFET。

未來藉助小芯片設計方案，可以不再在單個芯片上應用同種工藝，而是可以連接來自不同代工廠不同工藝製造的各種芯片模塊，也稱為3D-SOC。BSPDN可以理解為小芯片設計的演變，將邏輯電路和內存模塊並在一起，與現有方案不同的是，正面將具備邏輯功能，而背面將用於供電或信號路由。

事實上，BSPDN並不是首次出現。其作為概念於2019年IMEC研討會上被提出，2021年IEDM的一篇論文中又做了引用。據稱，2nm工藝應用BSPDN，經過後端互聯設計和邏輯優化，可以解決FSPDN造成的前端佈線堵塞問題，將性能提高44%，功率效率提高30%。