2023年VLSI技術和電路研討會將於2023年6月11至16日在日本京都舉行，鎧俠（Kioxia）和西部數據將展示最新的創新成果，以支持未來更高容量、更高性能的3D NAND存儲設備。

據eeNewsEurope 報道 ，鎧俠和西部數據正在尋求實現8平面（eight-plane）的1Tb 3D TLC NAND閃存，具有超過210個活動層，接口速率達到了3.2 GT/s。這與今年3月 推出 的218層3D NAND閃存非常相似，密度為17Gb/mm^2，只不過從4平面變成了8平面，這一定程度上也增加了存儲控制的複雜性，推高了開發和製造的成本，產品開發的時間也變長了。據稱，其程序吞吐量為205 MB/s，讀取延遲為40μs。

新的論文顯示，鎧俠是將1Tb 3D TLC NAND閃存X方向數據查詢區域減少到41%，從而實現3.2 GT/s的接口速率，使得存儲器和主機之間的數據傳輸速度更快。不過這種新的設計可能會導致線路擁塞，鎧俠通過引入混合行地址解碼器（X-DEC），以更有效地管理增加的佈線密度，從而減少延遲。此外，鎧俠還利用了一種單脈衝雙選通技術，允許在單個脈衝內感測兩個存儲單元，將總感測時間減少了18%。

鎧俠和西部數據還合作開發300+層的3D NAND閃存，計劃採用金屬誘導側向結晶（MILC）技術，讓開發人員能夠在垂直儲孔內創建單晶14微米長的“通心粉狀”硅（Si）通道。在實驗性的操作中，開發人員還利用了一種尖端的吸鎳方法消除硅材料中的雜質和缺陷，從而提高了單元陣列的性能，而且在沒有犧牲可靠性的情況下，讀取噪音至少降低了40%，通道電導率提高了10倍。