東京電子（TEL） 宣佈 ，其等離子體蝕刻系統的開發和製造基地已經開發出一種創新的通孔蝕刻技術，用於堆疊超過400層的先進3D NAND閃存芯片。開發團隊的新工藝首次將電介質蝕刻應用帶入低温範圍，從而打造了一個具有極高蝕刻率的系統。

這項創新的技術不僅能在短短33分鐘內完成10微米深度的高縱橫比蝕刻，縮減了耗時，而且蝕刻結構的幾何形狀相當明顯，也有助於製造更高容量的3D NAND閃存芯片。

東京電子還提供了蝕刻後的相關圖像，展示了開發的成果。其中包括顯示了蝕刻後通孔圖案的橫截面SEM圖像，以及孔底的FIB切割圖像，另外還有東京電子的3D NAND閃存芯片的一個案例。

東京電子也發出了預告，表示開發該項技術的團隊將於2023年6月11日至6月16日，在京都舉行的2023年超大規模集成電路技術和電路研討會上發表最新的研究成果報告。這是最負盛名的國際半導體研究會議之一，利用這一機會，東京電子將展示為半導體技術創新和全球環境所做的努力。

今年也是東京電子成立60週年，官方認為這是一個新的轉型點，迎接未來的新挑戰，繼續為社會發展作出貢獻。