去年三星在SEDEX 2022上，就 介紹 了一種稱為“BSPDN（背面供電網絡）”的技術，用於未來的2nm芯片上。據稱，2nm工藝應用BSPDN，經過後端互聯設計和邏輯優化，可以解決FSPDN造成的前端佈線堵塞問題，將性能提高44%，功率效率提高30%。

據The Elec 報道 ，三星最近在VLSI研討會上，公佈了最新的BSPDN研究成果。三星還解釋了BSPDN如何提高電能的利用率，並解決互聯瓶頸和成本等問題，同時還有BSPDN所面臨的技術挑戰，比如拉伸應力會導致金屬層與TSV電極（硅通孔）分離，需要降低TSV的高度或加寬其寬度來解決這一問題。

三星表示，BSPDN相比FSPDN（前端供電網絡）的面積減小了14.8%，具體來説，三星在兩個Arm電路中分別實現了10.6%和19%的面積縮減，以及縮短了9.2%的佈線長度。面積減小的好處是，有更多的空間添加晶體管，從而提高整體性能。佈線長度縮短可以降低電阻，允許更大的電流通過，減少了功率的損失，從而改善功率傳輸。新的BSPDN方法還沒有被三星的晶圓代工廠所採用，且三星也並非第一個開發背面供電技術的企業，不過是第一個公開創新方法結果。

近期英特爾也介紹了開發中的PowerVia技術，計劃在Intel 20A製程節點首次引入。這是英特爾獨有的、業界首個背面供電網絡，通過消除晶圓正面供電佈線需求來優化信號傳輸。按照英特爾的説法，背面供電可以讓晶體管供電的路徑變得非常直接，可以減少信號串擾，降低功耗，將平台電壓降低優化30%。另一方面，背面供電解決了晶體管尺寸不斷縮小帶來的互連瓶頸，實現了6%的頻率增益和超過90%的標準單元利用率。