半導體行業先驅、英特爾聯合創始人戈登·摩爾（Gordon Moore）在1965年提出：未來十年裏，芯片的晶體管數量會每年翻倍。後來戈登·摩爾對之前的説法進行了修正，週期變成了兩年，後來加州理工學院的教授Caverns Mead將其總結為半導體行業的規律，稱之為“摩爾定律”。

近年來，隨着半導體工藝技術迭代更新速度放慢，加上先進工藝的成本大幅度上升，不少人認為傳統上的摩爾定律已經不存在了，比如英偉達創始人兼首席執行官黃仁勛。英特爾首席執行官帕特-基爾辛格（Pat Gelsinger）在去年的一場公開活動中，也承認摩爾定律的週期已放緩至三年，實際上已大大落後於原來的速度。

據TomsHardware 報道 ，MonolithIC 3D首席執行官Zvi Or-Bach早在2014年就提交了一份分析報告，顯示每個晶體管成本在28nm時代就已停止下降。近期谷歌的Milind Shah驗證了這種説法，指出28nm以後1億個晶體管的單位實際成本其實是略有上升，並沒有變得便宜，之後各個製程節點迭代之間基本持平。

很長時間以來，業界一直擔心新的製程節點的單位晶體管成本回報遞減，因為製造更先進的芯片需要更好的技術，晶圓廠也需要更復雜的設備，成本也是不斷上漲，現在要建造一座具備尖端半導體技術的晶圓廠，成本大概在200億到300億美元之間。芯片設計公司和製造商嘗試通過其他方法來解決這個問題，比如利用小芯片設計和2.5/3D封裝等創新技術來增加晶體管數量，像AMD的EPYC系列處理器就是一個成功的例子。

事實上，情況可能不是那麼簡單：首先多芯片設計往往比單芯片更耗電，對於小型移動設備來説不是一個好的選擇；其次，多芯片集成也是一項艱鉅的工程任務，同樣會增加成本；最後，先進封裝的成本很高，現階段產能也是一個問題。雖然成本沒有降低，但先進工藝加上分解設計，對芯片發展仍然很有意義。