隨着半導體工藝進入埃米時代，架構和電路設計也將發生重大調整。為了在正面釋放出更多的佈局空間，提升邏輯密度和效能，將供電傳輸轉移到背面已成為業界共識，背面供電技術將成為先進半導體制造領域的首選解決方案。目前台積電（TSMC）、三星和英特爾等業界領先廠商都提出了不同的方法，將重點放在晶圓薄化和原子層沉積（ALD）等方面。

據TrendForce 報道 ，台積電所採用的超級電軌（Super Power Rail）架構被認為是最直接有效的解決方案，不過實施起來複雜且成本較高，預計2026年量產。台積電稱，超級電軌架構適用於具有複雜訊號及密集供電網絡的高性能計算（HPC）產品，將大規模 應用 於A16製程工藝上，相比於N2P工藝，在相同工作電壓下速度快了8-10%，或者在相同速度下，功耗降低了15-20%，同時密度提升了1.1倍。

有業內人士指出，背面供電有幾項技術突破，其中一個關鍵是將背面拋光到足夠接近晶體管接觸的厚度，但這個過程會大大降低晶圓的剛性。為此正面拋光後，必須粘合載體晶圓以支持背面製造工藝。另外納米硅通孔（nTSV）等技術需要更多的設備，以確保納米級孔內的銅金屬均勻沉積。隨着台積電量產超級電軌架構，相關供應鏈將會受益。