今年初有 報道 稱，三星正在推動BSPDN的應用，計劃明年量產的2nm工藝引入背面供電技術。三星希望通過BSPDN改變遊戲規則，讓其能夠更好地與台積電（TSMC）在代工業務上競爭。

據TrendForce 報道 ，最近三星晶圓代工PDK開發團隊的高級副總裁Lee Sun-Jae在活動上，介紹了BSPDN背面供電技術的一些情況，表示相較於傳統的FSPDN供電方式，在同樣是2nm芯片的情況下，採用BSPDN的SF2Z工藝可以減少約17%的芯片面積，併為能效和性能帶來約15%和8%的提升。此外，通過背面供電技術，可以消除供電線路和信號線路之間的瓶頸，更輕鬆地生產出更小的芯片。

按照三星在2nm製程節點上面的規劃，初代的SF2工藝將於2025年量產，2026年則會推出改進的SF2P工藝以及面向HPC/AI應用的SF2X工藝，2027年則會有加入BSPDN背面供電技術的SF2Z工藝，同樣面向HPC/AI應用，另外同年還會有用於車用芯片的SF2A工藝。

除了三星以外，英特爾和台積電也有類似的技術。英特爾的是PowerVia技術，計劃在Intel 20A製程節點首次引入，通過消除晶圓正面供電佈線需求來優化信號傳輸。台積電所採用的超級電軌（Super Power Rail）架構被認為是最直接有效的解決方案，適用於具有複雜訊號及密集供電網絡的HPC產品，預計2026年量產，將大規模應用於A16製程工藝上。