目前Intel的Rocket Lake-S處理器已經發布了，看筆記本廠家的動作，Tiger Lake-H處理器估計也差不多要推向市場了，等它也發佈之後Intel的工作就會全部集中在下一代產品Alder Lake上，根據Intel給出的線路圖，第12代酷睿處理器降回歸同一架構，桌面處理器與移動處理器都使用Alder Lake架構。

對於Alder Lake的信息目前其實已經有不少，它將採用Enhanced 10nm SuperFin工藝，採用Lakefield上實踐過的大小核設計，是由Golden Cove大核和Gracemont小核的組合而成，最高規格是8+8，核顯方面依然是Xe架構，最大96組EU。目前在Geekbench上也有不少關於Alder Lake處理器的早期測試結果，推特用户@InstLatX64就根據這些畫出了Alder Lake的一些方框圖。

首先是Alder Lake-S，它主要用於桌面平台，還有筆記本的H55級別，由8個Golden Cove和8個Gracemont組成，配有32組EU的GT1核顯，每個Golden Cove都擁有32KB L1指令緩存，48KB L1數據緩存，1280KB的L2緩存；Gracemont則是每個核心有64KB的L1指令緩存，32KB的L1數據緩存，每4個Gracemont共享2MB的L2緩存；L3緩存方面，每個Golden Cove配3MB，而每4個Gracemont也配3MB，加起來一共有30MB的L3緩存，L3緩存是所有核心共享的。線程數方面，Golden Cove是支持超線程的，而Gracemont則不支持，所以一個Alder Lake-S最多擁有8*2+8=24個線程。

Alder Lake-P則是給移動平台用的，U15、U28、H45都會使用這個核心，最多6個Golden Cove和8個Gracemont，20條線程，24MB L3緩存，核顯則是最多96組EU的GT2級別。

至於這個Alder Lake-M我不太確定他畫得十分正確，因為Alder Lake-M下有M5和U9兩個系列，M5的做多1個Golden Cove和4個Gracemont，配備64組EU的核顯，是上面這個圖沒錯。但U9最多是2個Golden Cove和8個Gracemont，最多96組EU的核顯，不知道到時是直接拿Alder Lake-P的切割而成還是直接從新開多一種芯片出來。

根據Intel的説法Alder Lake會在今年年底發佈，移動平台和桌面平台都有，不過從現在Rocket Lake-S和Tiger Lake-H的發佈時間來看，先出移動低功耗版的可能性大一點。